| File name |
File size |
Upload time |
downloads |
| dengjingdu |
2.91 MB |
2010-12-15 |
0 |
| 3 (1997 년) 국립 학부 전자 디자인 공모전에 따르면 제목 : 단순 디지털 주파수 미터의 FPGA 칩을 탑재한 완전한 너무 정밀 디지털 주파수 미터에해야 할 일. |
| Develop tools：VHDL |
|
| dianyabiao |
464 KB |
2010-12-15 |
0 |
| ISD4004 음성의 가치를 바탕으로 AC 및 DC 전압 미터의 디자인을보고 :이 문서에서는 음성 칩 ISD4004 음성 AC 및 DC 전압 미터의 디자인을보고 값을 기준으로 설명합니다. 회로,은 A / D 변환 구성 요소, 키보드 및 MCU의 제어 부분, 음성 부분 확장 디스플레이 부분의 데이터 수집 부분으로보고 그 부분의 값. 회로 병렬 및 직렬 버스 조합을 사용하여, 그래서 그 디자인과 프로그래밍의 유연성과 편리. 신규 및 흥미로운 아이디어, 인간성, 직원의 엔지니어링과 기술에 자주 관측 장비 디스플레이의 고통을 피하기 위해 줄이기 위해 워크로드 풍부하고 실용적인 의미의 효율성을 향상시킵니다. |
| Develop tools：VHDL |
|
| yuyincaiji |
786 KB |
2010-12-15 |
0 |
| 음성 수집 및 재생 시스템의 소스 코드는 : 1. 위해서 발음 데이터 스토리지, 빠르고, 2. 위해서는 읽기, SRAM을 제어하는 MCU는 FPGA를 사용하여 컨트롤의 복잡성을 줄이고은 256K * 16 비트의 SRAM;를 사용하여 더 이상 만들어 , / O 리소스 마이크로 컨트롤러 내가 많이 절약 쓰기 작업 3. 미래 고속 데이터를 저장하기 위해서, FIFO를 추가하여이 디자인, 비트 넓이와 깊이있는 프로그램을 무료로 편리하고 유연하게 설정할 수있습니다. |
| Develop tools：VHDL |
|
| FSK_work |
697 KB |
2010-12-15 |
0 |
| 자신의 MATLAB의 DSP Builder는 FSK의 기반 콘텐츠 내부의 전체 프로젝트의 전체 소스 코드를 위치, 확인 테스트되었습니다. |
| Develop tools：VHDL |
|
| LogicAnalysisOneMod |
886 KB |
2010-12-15 |
0 |
| 제안된 로직 애널라이저 출력 드라이버, 2, Verilog HDL을, TLC7528 드라이버가 들어있는 테스트를 다운로드하여 컴파일 성자 |
| Develop tools：VHDL |
|
| chipscope |
925 KB |
2010-12-10 |
0 |
| 디버그 칩스콥에 FPGA를 디버깅 도구가 더 빠르고 편리하게 FPGA 개발주기를 줄일 수 |
| Develop tools：VHDL |
|
| counter |
3.73 MB |
2010-12-10 |
0 |
| 초보자를위한 Verilog의 좋은 본보기 ModelSim - 카운터를 기반으로, 테스트 소스 코드와 실행에 quartus2 배우. |
| Develop tools：VHDL |
|
| part05 |
1.91 MB |
2010-12-10 |
0 |
| ZLG 임베디드 시스템 CD를 갖추고 - ROM이 튜토리얼은 실험 데이터, 소스 코드의 무결성을 다섯 부분으로 나뉘어 직접적으로 사용될 수있습니다. |
| Develop tools：VHDL |
|
| xor |
3.00 KB |
2010-12-10 |
0 |
| Verilog 코드를 XOR 게이트 FPGA 구현 |
| Develop tools：VHDL |
|
| Crack_DSP_Builder_90 |
5.00 KB |
2010-12-10 |
0 |
| 알테라의 DSP 빌더 9.0 SP2를 균열 |
| Develop tools：VHDL |
|
| VGA_Test |
752 KB |
2010-12-10 |
1 |
| 의 FPGA - VGA 드라이버를 화면에 문자를 표시하는 VHDL 코드를 기반으로 |
| Develop tools：VHDL |
|
| TLC5510 |
1.09 MB |
2010-12-10 |
0 |
| 의 FPGA - VHDL 소스 TLC5510의 무결성을위한 소스 코드 기반의 컨트롤러 설계에 직접 사용될 수있습니다. |
| Develop tools：VHDL |
|
| lcd_driver |
397 KB |
2010-12-10 |
0 |
| FPGA를 클럭 정보와 함께 12,864 LCD를 출력 제어 매우 자신의 필요에 따라 변경하려면 좋은 수있습니다 |
| Develop tools：VHDL |
|
| MY_DDS |
1.78 MB |
2010-12-10 |
0 |
| 스파르타에 따라 |
| Develop tools：VHDL |
|
| vhdl100li |
16.26 MB |
2010-12-10 |
0 |
| 100 VHDL 예제의 전체 다운로드가 필요하지 않습니다 배우 |
| Develop tools：VHDL |
|
| memory_game.asm |
2.00 KB |
2010-12-10 |
0 |
| vhdl에서 메모리 게임 예제 |
| Develop tools：VHDL |
|
| vhdl |
98.0 KB |
2010-12-10 |
0 |
| 8051 마이크로 controller.this 코드의 vhdl 구현 오레가노 떨어져 있습니다. |
| Develop tools：VHDL |
|
| FPGA_epm240 |
254 KB |
2010-12-10 |
0 |
| FPGA_epm240 다양한 기본 모듈, 소스 코드, 좋은 항목 - 코드를 학습. |
| Develop tools：Windows_Unix |
|
| coslist |
3.00 KB |
2010-12-09 |
0 |
| 왜냐하면 테이블에 등록, 1024 상당 - 요점은, 10 비트 주소, 10 비트 데이터를 소스 코드의 무결성, 그리고 직접적으로 사용될 수있습니다. |
| Develop tools：VHDL |
|
| TestBench |
88.0 KB |
2010-12-09 |
0 |
| Testbench 어떻게 프로그래밍 환경을 실제 문서를 작성하는 방법 : ISE 6.2i.03ModelSim 5.8 SESynplify 프로 7.6의 프로그래밍 언어 ModelSim VHDL 시뮬레이션 이세라는 테스트되었습니다. |
| Develop tools：VHDL |
|
| clk_gen |
1.00 KB |
2010-12-09 |
0 |
| 구분선 VHDL 기반의 모듈형 설계, 무결성을 직접 호출할 수있습니다, 바로 사용할 수있는 소스 코드를 디버깅하고있다. |
| Develop tools：VHDL |
|
| frecount |
3.00 KB |
2010-12-09 |
0 |
| 주파수 측정기 컨트롤러에서 VHDL 모듈 디자인을 가지고 있었을 디버깅을 바탕으로 직접 호출할 수있습니다 |
| Develop tools：VHDL |
|
| choosebcd |
1.00 KB |
2010-12-09 |
0 |
| BCD 코드를 VHDL - ASCII 코드를 기반으로, 테스트가 완료되었으며, 직접적으로 전체 소스 코드를 사용할 수있는 이미 디버깅했다 직접적으로 사용할 수있는 설계로 전환합니다. |
| Develop tools：VHDL |
|
| HEX2BCD16 |
1.00 KB |
2010-12-09 |
0 |
| VHDL 이진 스위치 기반의 BCD 코드의 디자인을 가지고 있었을 디버깅을 직접적으로 사용될 수있습니다 |
| Develop tools：VHDL |
|
| DDS |
1.95 MB |
2010-12-09 |
0 |
| 의 DDS의 Verilog 기반으로 설계가되어 디버깅을 직접적으로 사용될 수있습니다 |
| Develop tools：VHDL |
|
Out 