| File name |
File size |
Upload time |
downloads |
| image_enhacement_fpga |
3.07 MB |
2010-12-26 |
4 |
| 이미지 향상은 문학의 FPGA에 구현 알고리즘. 서류가 추가됩니다. |
| Develop tools：PDF |
|
| sram_controleur_top |
2.00 KB |
2010-12-26 |
3 |
| 6 commande 포트 SRAM을 컨트롤러 |
| Develop tools：VHDL |
|
| screen_shoot |
2.00 KB |
2010-12-26 |
1 |
| 예를 들어 FPGA에의 화면을 캡처 모듈 (232에서 비트맵 파일을 업로드)의 |
| Develop tools：VHDL |
|
| bitsyn |
64.0 KB |
2010-12-26 |
0 |
| FPGA 설계에서 접수하면 데이터를 데이터를 동기화해야 클럭을 추출, 문서의 상세 데이터의 동기화 처리 프로세스를 도입해야 |
| Develop tools：DOS |
|
| FIFO |
3.00 KB |
2010-12-26 |
0 |
| 전체 소스 코드의 시뮬레이션을 통해 완벽한 FIFO를 전체 소스 코드의 시뮬레이션을 통해 테스트되었습니다 완료 FIFO를 전체 소스 코드,,, 직접 사용될 수있다. |
| Develop tools：VHDL |
|
| FFT_verilog |
604 KB |
2010-12-26 |
0 |
| Verilog 구현 FFT, 하드웨어를 통해, 알테라의 FFT IP 코어의 전체 소스 코드와 유사한 기능을 테스트, 테스트되었습니다 변환. |
| Develop tools：VHDL |
|
| VHDL_butterfly |
3.00 KB |
2010-12-26 |
0 |
| 참조에 대한 VHDL 나비 알고리즘을 작성 절차에 ~ ~ ~ fft의 실현을 위해 사용될 수있습니다 |
| Develop tools：VHDL |
|
| lunwen |
125 KB |
2010-12-26 |
0 |
| 팬 Minghai Liuying Zhe 유 차원 쌍 (논문) 중국어 초록 :이 논문은 FPGA를 FFT의 구조에 대해 설명합니다 구현할 수있습니다. 파이프라인 아키텍처와 고속 병렬 배율 나비 프로세서 기반의 아키텍처. 배율기 테스트되었습니다 부스 알고리즘의 일부 제품의 기호의 확장을 단순화, 월레스 트리 구조, 및 4를 사용하여 수정을 사용하여. |
| Develop tools：VHDL |
|
| ynplify |
4.29 MB |
2010-12-26 |
0 |
| 상세 설명 및 FPGA를 개발자가 도움이 되었습니까의 문제에 관심을 도구를 사용하여 syplify. |
| Develop tools：PDF |
|
| Quartus |
1.13 MB |
2010-12-23 |
0 |
| 자습서은 Quartus를 사용하여, 개인적으로 여전히 상대적으로 좋은 생각합니다. 내가 테스트한 바로 사용할 수있는 완전한 소스 코드에 대한 아주 큰 도움이있습니다. |
| Develop tools：Others |
|
| NIosII |
585 KB |
2010-12-23 |
0 |
| 전체 소스 코드의 관점에서 나 같은 초보자 적어도 테스트한 퀵 스타트 NIosII 소프트 프로세서, 콘텐츠, 매우 상세한, 직접적으로 사용될 수있다. |
| Develop tools：VHDL |
|
| pojie |
854 KB |
2010-12-23 |
0 |
| quartus7.1 크래커哈哈소스 코드의 무결성을 사용하고, 쉽게 바로 사용할 수있습니다. |
| Develop tools：VHDL |
|
| uart_tx_rx |
1.25 MB |
2010-12-23 |
1 |
| Verilog를 사용하여 프로젝트를 준비, 디버깅 디버그 보조 직렬 포트를 통해 수신 모듈을 통과했다, 거기에 더 나은 필터링 기능, PC에이 자발적으로 자기 주변 기능을 완료하는 8 번 전송 속도를 사용하여 데이터를 채집. |
| Develop tools：VHDL |
|
| CRC_16 |
20.0 KB |
2010-12-23 |
0 |
| crc16 직렬 및 병렬 쓰기, 또한 완전한 테스트 파일에 대한 자세한 소스 코드에서 직접 사용할 수있습니다. |
| Develop tools：VHDL |
|
| int_div |
2.00 KB |
2010-12-23 |
0 |
| 의 FPGA - (심지어 홀수 수있습니다) 소스 코드의 무결성을 일컬음을받을 수 있으며, 임의의 주파수 구분선을 기반으로 직접 사용될 수있습니다. |
| Develop tools：VHDL |
|
| DDSANDSOPC |
854 KB |
2010-12-23 |
0 |
| 임의의 신호를 생성 정보, 좋은 레퍼런스 값. |
| Develop tools：C-C++ |
|
| 22_deadlock |
1.00 KB |
2010-12-23 |
0 |
| 서면 절차 adder VHDL, 아주 좋은, 아주 유용하게 초보자를위한 완전한 소스 코드를 직접적으로 사용될 수있습니다. |
| Develop tools：VHDL |
|
| jdmfsq |
45.0 KB |
2010-12-23 |
0 |
| 베이스 밴드 코드 생성기 프로그램을 설계 및 소스 코드의 무결성을 시뮬레이션을 기반으로 VHDL의 하드웨어 설명 언어, 그리고 직접적으로 사용될 수있습니다. |
| Develop tools：VHDL |
|
| fftw-paper-ieee |
270 KB |
2010-12-23 |
0 |
| VHDL의 개발을 완료 초보자를위한 소스 코드를 기반으로 볼만한 가치가 FFT 모듈을 직접 사용될 수있습니다. |
| Develop tools：C++ |
|
| AdaptiveLMSequalizer |
3.00 KB |
2010-12-16 |
0 |
| 통신 LMS 균등화 알고리즘의 VHDL 구현 코드는 그리 길지 않을 경우, 그것을 이해하기 쉽습니다 |
| Develop tools：VHDL |
|
| Src |
51.0 KB |
2010-12-16 |
0 |
| H.264의 코딩 알고리즘의 VHDL 구현에 매우 드문 강력한입니다. 완전한 소스 코드에서 직접 사용할 수있습니다. |
| Develop tools：VHDL |
|
| dds_1024 |
464 KB |
2010-12-16 |
0 |
| FPGA를 구현 DDS를, 1024 점, 전적으로 사용하기 쉽고 포괄적인 질문을 채택하고있다 |
| Develop tools：VHDL |
|
| key44 |
356 KB |
2010-12-16 |
0 |
| fpga_4X4 매트릭스 키보드 절차, 다운로드 후, 직접적으로 사용될 수있습니다, 2 분기의 통합을 채택했다 흔들어 제거 |
| Develop tools：VHDL |
|
| rs_5_3_gf256_latest.tar |
763 KB |
2010-12-15 |
0 |
| RS 디코더 알고리즘의 전체 소스 코드와 함께이 종이를 거래에서 테스트되었습니다. |
| Develop tools：PDF |
|
| 3nFJBkkt |
445 KB |
2010-12-15 |
0 |
| Verilog HDL을 언어, FPGA 기반 설계의 큰 숫자의 예제 아주 좋은 |
| Develop tools：VHDL |
|
Out 